未來新一代電晶體可能會有出自英特爾(Intel)、三星(Samsung)與台積電(TSMC)的不同血統──隨著半導體製程持續朝著距離只有幾個節點、難以突破的技術壁壘接近,這是半導體技術藍圖正出現分支的徵兆之一。

在比利時安特衛普(ANTWERP)舉行的Imec年度技術論壇(Imec Technology Forum,ITF)上,該研究機構的研究人員列出了一位觀察家形容為「寒武紀生命大爆發」(Cambrian explosion)的矽晶片技術演進選項,涵蓋了各種新的電晶體、材料、架構以及封裝技術。

Imec執行長Luc van den Hove在專題演說中表示:「通用元件可能不復存在…1D平面架構的技術藍圖已經不再足夠。未來會如何還不清楚,我們需要更多選項;」從該機構展示的一張發人深省之技術藍圖,工程師會需要利用所有可行的方案來實現技術演進。

根據Imec預測,半導體製程特徵尺寸在接下來幾個節點會繼續以個位數奈米微縮,但在2奈米節點的40奈米閘極長度與16奈米金屬間距之後,恐怕不會再往下縮小。

20190515_imec_NT01P1

Imec展示的技術藍圖中,7奈米節點與目前晶圓代工業者的5奈米節點類似。
(來源:Imec)

這可能導致晶片性能無法因應最高階應用需求;而儘管對有效功率的最高階有顧慮,技術進展仍可能發生,特別是那些願意從FinFET電晶體轉向更小巧的奈米片(nanosheet)電晶體的人。那些專注於為行動裝置應用縮小晶片佔位面積以及功耗的IC廠商,或許會希望能「賴」著FinFET有多久是多久,但那些最渴望晶片性能提升的業者,會是最早轉向奈米片架構的。

Imec預期,奈米片架構會在頻率上帶來8%的提升,但得犧牲面積縮小。而Imec也指出,奈米片結構電晶體會出現一種該機構稱之為「叉形片」(forksheet)的中期產物,這種設計仍在定義中,是將n型與p型單元更緊密地靠在一起;而終極的小巧電晶體是互補或垂直FET,藉由堆疊n型與p型單元以降至4軌(tracks)甚至3軌。

在此過程中,工程師或許會嘗試將介電值(k)降低至3.3甚至是大幅超越鍺(germanium,Ge)電晶體結構。Imec的邏輯製程微縮專案總監Julien Ryckaert表示:「很多人都有自己的方法。」

20190515_imec_NT01P2

奈米片(NS)結構電晶體性能預期在未來的每一個節點都會超越FinFET (FF)。
(來源:Imec)

Imec的另一位專案總監Diederik Verkest則表示,負責標準單元以及更高層級設計的工程師可以忽略電晶體的變化,但如果他們想換代工廠,會面臨額外的交叉檢查工作;至於擁有自家記憶體巨集與單元庫的無晶圓廠IC業者,則「需要特別注意電晶體技術端現況。」

全新的SoC

此外有一些新興的晶圓、晶片與電晶體堆疊方案將帶來額外之吸引力,基本上就是將傳統的系統單晶片(SoC)徹底改造。不過這類技術在元件對準以及冷卻方面會面臨挑戰,特別是預期功率耗散達到500W以上的設計。

Imec將這種「砍掉重練」的SoC結構稱為序列3D (sequential 3D),能分別為不同的電源、邏輯與記憶體電路需求進行設計並最佳化。其中一個版本將電力傳遞電路放在削薄至幾百奈米厚度的晶圓片背面,以微小的矽穿孔進行連結。

還有一個更大膽的版本是將SRAM快取記憶體,放置在乘載晶圓的核心電路上方,再以銅接合(copper-to-copper bonding)。而最後的序列3D是一個三明治結構:SRAM陣列在最底部、電源電路在最上方,核心邏輯夾在中間;如此能將SRAM最大化,同時又能降低成本。

20190515_imec_NT01P3

埋入式電源軌(Buried power rails,BPR)在電晶體以補償式FET結構微縮至3至4軌單元時會變得很常見。
(來源:Imec)

這種方法為整合各種元件,例如被動元件,提供了新的機會;儘管Imec一開始打造的5奈米示範設計,並沒有包含任何主動結構,對此Ryckaert表示:「這是一個新的遊樂場…有一整套可能實現的技術藍圖,所以摩爾定律(Moore’s Law)並沒有終結。」

然而在邁向1~2奈米節點的旅程中,工程師會需要換掉銅與鈷,大概會改用釕(ruthenium)──這種材料能讓工程師將目前用以避免金屬擴散至矽氧化層的金屬屏障薄化。

除了晶片製程,研究人員也討論了一些封裝技術,例如Imec正在研發英特爾(Intel)嵌入式多晶片互連橋接技術(EMIB)的「便宜版」,也就是將橋接基板整合至封裝中。其他技術選項包括利用數百微米、數十奈米尺寸的互連。

負責3D晶片專案的Imec研究院士Eric Beyne表示:「在某種程度上,這與單一邏輯節點無關…但沒有一種封裝技術能滿足所有需求;」而因為密集的晶片堆疊會產生耗散數百瓦功率的元件,他的團隊正在以3D列印的「塑膠瓶蓋」開發液態冷卻方法。

20190515_imec_NT01P4

晶圓片、裸晶與電晶體封裝選項涵蓋很多微米到幾奈米的範圍。
(來源:Imec)

Beyne表示,其封裝技術藍圖仍面臨一些設備功能上的差距,而且支援完整簽核功能的EDA工具也還沒到位;「但我們已經看到不錯的進展。」

如同英特爾技術長Mike Mayberry在專題演說中所指出,各種變化代表了傳統半導體正在演化而非終結;舊的處理器會與針對特定領域的新一代加速器共存,像是微軟(Microsoft)資料中心利用x86處理器與FPGA組合方案,「在你還不確定方向何在時,推動了技術前進。」

他主張:「…摩爾定律仍持續有效,只是以各種功能、架構搭配組合(mix-and-match)的功能演進,以因應資料的氾濫。」

編譯:Judith Cheng

(參考原文:Imec’s semiconductor outlook shows limits and options,by Rick Merritt)