負責PCIe規格訂定的產業組織PCI SIG (Special Interest Group)正在為主流設計工程師帶來PAM-4功能,至於SerDes開發者已經在56G以上速度的高階系統採用該技術。在最尖端技術方面,有其他產業組織正在訂定多種112G規格,還有專家表示支援200G以上的銅線連結前景清晰可見。

無休止的折衷是,只要連結的速度越快,傳輸的距離就會變得更短;也有意見指出,透過採用昂貴的印刷電路板材料或是重定時器(retimer)晶片,這種折衷可以被減緩。另一種考量是,PAM-4需要前向糾錯(forward error correction,FEC)功能區塊,但會帶來延遲。

20190624_PCIe_NT01P1

升級電路板材料代價高昂,上表為各級高耐熱多層基板(Megtron,Meg)價格,Meg7預計要到明年以後才能問世。
(來源:Michael Krause,HPE)

系統設計工程師已經轉向在伺服器與網路設備內部採用纜線化連結,以避免重定時器帶來的成本,還有昂貴的電路板材料。PCI SIG內部仍在爭論6.0版新規格將支援多大的延遲,其中有一位專家指出,需要與DRAM約數十奈秒(nanoseconds)的延遲匹配。

PAM-4與FEC對PCIe規格來說是新功能,PCIe迄今仰賴更寬鬆的不歸零(non-return-to-zero,NRZ)技術。對此PCI SIG主席AI Yanes表示:「這會是一個挑戰,我們會從各個方面擠出進步空間,包括材料、連接器,沒有一樣可倖免…一切與PHY、類比以及位元錯誤率(bit error rates)相關,但我們很幸運,因為組織裡有很多聰明的工程師。

6.0版的PCIe會需要向後相容所有較早期的PCIe規格,讓主機板以及轉接卡能在不同的時間框架內進化;Yanes表示,推動一種讓產品在NRZ與PAM-4架構之間轉換的規格,是一種有如「稅收負擔」(tax burden)的應盡義務。

大型雲端運算服務供應商是更高速度的推動者,PCI SIG在上個月才完成32GT/s的5.0規格,已經有AI加速器、資料中心處理器以及儲存系統晶片應用於IC中。資料中心網路從400G邁進800G的趨勢,也推動了更快互連的需求。

「在與(6.0版規格)電氣工作小組面對面會談之前,我們休息了一個月;因為這些日子以來都是關於PHY的討論;」Yanes所指的是高度採用類比技術的實體層功能區塊。

而雖然PCIe以及其他銅互連技術持續朝前所未有的高速度發展,其傳輸距離無法更遠。為了支援與前幾代規格相同的傳輸距離,工程師們得採用更好的電路板材料或是重定時器晶片,但這兩種方案通常代價高昂。

在PCIe 1.0版的時代,訊號傳輸距離在主流FR4電路板上可達20英吋,甚至能通過兩個連接器;但今日採用16GT/s速度之PCIe 4.0規格高階產品,訊號傳輸距離可能不到1英呎(12英吋)就逐漸消失,而且沒有通過任何連接器。

從4.0版規格開始,PCI SIG就不再將傳輸距離納入規格書中,因為有多樣化的設計可能性。而最新版的規格會定義良好訊號的眼圖高度與寬度,並提供訊號衰減的概略指南──4.0版為28dB,5.0版為36dB,至於6.0版預期也會提供訊號衰減量,但目前還未定義。

一位來自Keysight 的PCI SIG董事會成員表示:「我們不知道某個特定設計的串擾(cross-talk)程度、連接器反射(reflections of connectors)以及所使用的材料──有太多未知因素,」不容易做出傳輸距離的預測;而且為了節省成本,有越來越多廠商轉向採用短電纜來連結安裝於系統中多片小型電路板的零組件。

「舉例來說,可能不是設計在機殼內部運作的主機板,新的系統可能是被設計成運算是隔離於只有插槽以及DIMM的非常小型機構,然後(運算與小機構之間)用電纜從任何距離連結;」Hewlett-Packard Enterprise (HPE)的一位研究員與同伴分享了他的系統設計點子:「很多平台供應商正在轉向或是將會轉向模組化的機構設計。」

20190624_PCIe_NT01P2

為節省成本,已經有利用電纜連結的模組化伺服器設計出現。
(來源:Michael Krause,HPE)

Kraus認為,廠商們會需要標準化某些小型電路板的處吋以及連接器類型,以推動大量生產並讓新解決方案的成本更進一步下降;他補充指出,有一些標準團體已經在定義新的機構外觀。Yanes則指出:「我們還沒有在外部PCIe纜線連結方面有太多成功案例,但我聽說有些成員已經使用在機箱內的纜線連結───在20年前,纜線連結被認為不是件好事。」

在6月下旬於美國矽谷舉行的年度PCI SIG大會上,有多家IP與量測供應商展示了4.0與5.0設計;一位Synopsys工程師表示該公司的PCIe 4.0規格IP已經有160家授權客戶,包括AI加速器新創公司Habana。此外Marvell的IP團隊在大會上展示了x4 PCIe 5.0版測試區塊,可應用於固態硬碟的控制器。

英特爾(Intel)表示該公司將於2021年的處理器中支援PCIe 5.0。還有一位Synopsys工程師表示,有多家客戶已經在晶片與產品中採用其PCIe 5.0 IP,以16奈米或更精細製程投片。PLDA則展示其交換器與橋接器應用的PCIe 5.0 IP,預期有多家客戶投片。

編譯:Judith Cheng

(參考原文: PCIe Preps for 64G Leap,by Rick Merritt)