隨著半導體製程繼續挑戰個位數字奈米節點,以及「超越摩爾定律」(More than Moore)的3D封裝技術持續演進,傳統半導體量測技術已經難以因應結構越來越微小且複雜度不斷提升的新一代元件開發流程需求;為此來自德國的百年大廠蔡司(ZEISS)推出可支援次微米解析度的3D成像解決方案,訴求能以非破壞性方式支援先進封裝元件內部體積與線性量測,且精確度超越物理橫切面、2D X-ray及microCT等傳統破壞性方法。

蔡司半導體製造技術部門(SMT)製程控制解決方案事業群資深行銷總監Raleigh Estrada表示,在光學技術領域擁有悠久歷史與國際知名度的蔡司集團,旗下包含工業品質與研究、醫療技術、消費性市場及半導體製造技術(SMT)四大業務領域;SMT業務部門除了提供如極紫外光(EUV)微影設備光學元件的半導體製造光學事業、光罩系統事業,還包含製程控制解決方案(PCS)事業,專注於檢驗/檢視、3D缺陷分析、電路修補/奈米探針量測(nanoprobing)與尺寸度量解決方案的開發。

目前半導體元件正朝向採用新材料與具有高深寬比(HAR)的3D結構發展,如堆疊式DRAM、垂直NAND快閃記憶體及FinFET電晶體等等,這帶來了更高的製程變異性以及對全新失效分析與製程控制方法的需求;此外晶片封裝技術也不斷創新,堆疊式晶片架構產生新的缺陷機制與結構變異,像是錯位、銲料潤濕與接合線厚度變異等。為因應複雜半導體元件量測挑戰,蔡司PCS提供的高解析度成像技術包括多離子聚焦離子束(Multi-ion FIB)、聚焦離子束電子顯微鏡(FIB-SEM)、多電子束電子顯微鏡(Multi-beam SEM),還有最新的3D X-ray顯微鏡(XRM)。

蔡司SMT業務發展總監Thomas Gregorich表示,晶圓廠在過去過50年來,晶圓廠已將最小的電路板從微米縮小至奈米尺寸,這是透過精密的檢驗與量測系統才能達成的轉變。而由於製程微縮已經接近極限,封裝技術成為晶片效能提升關鍵,互連密度則是封裝微縮的關鍵因素;在50微米的高頻寬記憶體(HBM)與2.5D互連,密度為每平方毫米(mm) 400 I/O,要以既有的檢驗與量測系統控制其組裝良率會非常困難。

Gregorich還指出,未來的記憶體與「小晶片」(Chiplet)技術,將使封裝互連間距降至20微米或更小,使得互連密度達到每平方毫米2,500~10,000 I/O,這類封裝會需要達到後段製程 (BEOL)或晶圓廠等級的互連密度與良率;「過去IC封裝產業高度倚賴物理橫切面來檢視、量測並定義深埋在封裝內的結構,這種方法對先進封裝已不足夠,需要新的檢驗與量測技術。」蔡司新推出的Xradia 620 Versa RepScan量測系統能支援複雜的小間距3D架構設計驗證、產品開發、製程最佳化與品保/品管(QA/QC),包含2.5D中介層(Interposer)、具備矽穿孔(TSV)與微凸塊(microbump)的高頻寬記憶體堆疊、層疊封裝(package-on-package)互連及單一堆疊中內含多晶片的超薄記憶體。

該系統內含蔡司經驗證的Versa 3D XRM功能,能以次微米解析度的非破壞性方法成像並量測深埋在結構內的晶片,並運用重建的3D資料集擷取出關鍵的3D資訊。除了能執行各種線性及體積量測,亦能對矽穿孔與微凸塊、銲料體積與形狀、接合線厚度、晶粒翹曲(warpage)、3D空隙分析與其他的量測進行各方面的分析,僅需準備最少的樣本;遠距高解析(RaaD)技術則能在樣本尺寸提高的情況下依然維持高解析度。半自動化的工作流程提供可重複的量測,確保不會因橫切面誤差導致成像遺失,並將手動操作導致的量測變異性降至最低;經驗證的500奈米空間解析度且最小立體像素低於40奈米,提供高於傳統microCT的解析度。

Versa RepScan系統依據不同零件尺寸最多可同時容納70個樣本,會自動傳送掃描結果至另一個工作站,並在該工作站上進行各種半自動化的量測。該系統支援蔡司第三方合作夥伴Volume Graphics的工業用斷層掃描(CT)分析軟體VGSTUDIO MAX;Gregorich表示,蔡司專注於硬體設備的開發,在短期之內並沒有自行開發CT分析軟體的計畫,而他認為這套新系統將有助於晶圓廠、半導體封測業者、半導體IDM或是開發創新3D晶片結構的工程師,縮短新一代複雜半導體元件的開發流程並提升良率。