美國麻省理工學院(MIT)的研究人員採用碳奈米管電晶體(Carbon Nanotube Transistors)成功研製出16位元RISC-V微處理器,其設計流程和製程均遵照產業標準,但能效比矽基微處理器高10倍。

由於矽技術不再遵循歷史規律發展,業界已經對矽以外的奈米技術進行了大量研究。儘管基於碳奈米管場效電晶體(CNFET)的數位電路提供了一種顯著提高能效的方法,但因為無法完全控制碳奈米管中固有的奈米級缺陷和可變性,阻礙了其在超大規模整合系統中的應用。

美國麻省理工學院的研究人員最近在《Nature》雜誌上發表了70多頁的論文,概述了他們如何克服這些限制,研發出全由CNFET建構的超矽微處理器。他們的研究得到了美國國防高等研究計劃署(DARPA)、ADI、美國國家科學基金會(National Science Foundation)和空軍研究實驗室(Air Force Research Laboratory)的支持。

這款16位元微處理器基於RISC-V指令集,在16位元資料和定址上執行標準32位元長指令,包含了14,000多個CMOS CNFET,並且採用產業標準的流程和製程進行設計與製造。在論文中,他們提出的碳奈米管製造方法是一整套的綜合處理和設計技術,可以克服整個晶圓基板宏觀尺度上的奈米級缺陷。

20191111NT31P1 一個完整RV16X-NANO裸片的顯微影像。處理器核心位於裸片中央,測試電路環繞在週邊。 (圖片來源:Nature)

超越矽與摩爾定律

迄今為止,半導體產業一直遵循著摩爾定律,晶片上每隔幾年就擠進更多更小的電晶體,以應對更複雜的運算。但是,終有一天矽電晶體將無法再縮小,並變得越來越低效。研究顯示,相較於矽電晶體,CNFET具有10倍的能效且速率更高,但當大規模製造時,電晶體經常會出現許多會影響性能的缺陷,因此仍然未能實際被應用。

麻省理工學院的研究人員發明了一種新技術,利用傳統矽晶片製造製程,極大地控制了碳奈米管的固有缺陷,而且實現了CNFET的完整功能控制。基於RISC-V開放原始碼晶片架構的CNFET微處理器能夠準確地執行全套指令,甚至還執行了修訂版的經典「Hello,World!」程式,列印出這樣一條資訊:「Hello, World!I am RV16XNano, made from CNTs.」(你好,世界!我是 RV16XNano,由碳奈米管製成。)

「這是迄今為止由新興奈米技術製造的最先進晶片,可望用於高性能和高能效的運算領域。」上述論文的作者之一Max M. Shulaker表示,他是電氣工程和電腦科學系(EECS)Emanuel E Landsman職業發展助理教授,也是微系統技術實驗室(Microsystems Technology Laboratories;MTL)的成員。他說,「矽有局限性,如果我們想繼續在運算領域取得進展,碳奈米管是最有希望克服這些限制的方法之一。這篇論文徹底改變了我們採用碳奈米管製造晶片的方式。」

購買現成的碳奈米管並放在晶圓上建構電路

這款新的碳奈米微處理器是在之前的反覆運算設計基礎之上開發。6年前,Shulaker和其他一些研究人員就設計了一款微處理器,由178個CNFET組成並運作在1位元資料上。從那時起,Shulaker和他麻省理工學院的同事們解決了生產上的三個具體難題:材料缺陷、製造缺陷和功能問題。

多年來,碳奈米管的固有缺陷一直是「該領域的禍根」,Shulaker說。理想情況下,CNFET需要半導體特性來控制其開和關的導電性,對應於位元1和位元0。不可避免地,一小部分碳奈米管將呈現金屬特性,這將減慢或阻止電晶體開關,為了在這種情況下保持強健性(Robust),高階電路將需要純度約為99.999999%的碳奈米管,而這在今天幾乎不可能生產出來。

研究人員提出了一種名為DREAM(Designing Resiliency Against Metallic CNTs)的技術,該技術以不會干擾運算的方式對金屬碳奈米管進行定位,從而將嚴格的純度要求放寬了大約四個數量級,即降低了10,000倍,這意味著只需要純度約為99.99%的碳奈米管,而這是目前可實現的。

電路設計本質上是利用電晶體構成的不同邏輯閘所組成的庫,對這些庫進行組合即可建構各種邏輯單元,比如加法器和乘法器等,就好像組合字母來創建單詞一樣。研究人員發現金屬碳奈米管對邏輯閘的不同組合產生不同的影響。例如,邏輯閘A中的單個金屬碳奈米管可能會破壞A與B之間的連接,但是邏輯閘B中的多個金屬碳奈米管可能不會影響A與B之間的任何連接。

在晶片設計中,電路上實現程式碼的方法有很多。研究人員們透過類比發現,所有的不同邏輯閘組合,不同的組合對金屬碳奈米管或具有強健性,或不具有強健性。然後,他們定制晶片設計程式,自動學習最不可能受金屬碳奈米管影響的組合。在設計一顆新的晶片時,該程式將僅採用具強健性的組合,同時忽略易受影響的組合。

20191111NT31P2 由互補碳奈米管電晶體構成的RV16X-NANO 150毫米晶圓,每個晶圓包含32個裸片。

Shulaker說:「DREAM是一個很有意義的雙關語,因為它就是夢想的解決方案。它使我們可以購買現成的碳奈米管,將它們放到晶圓上,然後如常建構我們的電路,不需要做任何特殊的處理」

剝離與調整

CNFET的製造始於將溶液中的碳奈米管沉積到預先設計好電晶體架構的晶圓上。但是,一些碳奈米管會不可避免地隨機黏在一起,形成大的束狀物(就像義大利麵條纏黏成的小球一樣),從而在晶片上形成大顆粒污染。

為了清除這種污染,研究人員們發明了RINSE方法(意指透過選擇性剝離方式移除凝聚的碳奈米管)。首先用一種試劑對晶圓進行預處理,以促進碳奈米管的黏附,然後,將某種聚合物塗覆在晶圓上並把它浸入特殊溶劑中。溶劑洗刷掉了聚合物,也帶走了那些碳奈米管束狀物,而單個碳奈米管仍然黏在晶圓上。與類似方法相比,這種技術可以使晶片上的顆粒密度降低約250倍。

最後,研究人員還解決了CNFET常見的功能性問題。二進位運算需要兩種類型的電晶體:「N」型電晶體,導通為1,截止為0;「P」型電晶體與之相反。採用傳統技術以碳奈米管製造這兩種類型的電晶體比較困難,通常會產生性能各異的電晶體。為解決這個問題,研究人員開發出一種稱為金屬表面工程與靜電摻雜交叉(Metal interface engineering crossed with electrostatic doping;MIXED)的技術,該技術可精確調整並最佳化電晶體功能。

採用這種技術,可以將特定金屬(如鉑或鈦)附著在每個電晶體上,從而將電晶體固定為P型或N型。然後,透過原子層沉積技術將氧化物塗覆在CNFET表面,以此來調整電晶體特性使之適用於特定的應用。例如,伺服器通常需要運作速度快但耗電高的電晶體,而可穿戴設備和醫療植入物則需要速率不高、低功率的電晶體。

所有這些研究的目標都是將碳奈米管晶片變為現實。為此,研究人員已經開始將這些製造技術應用於矽晶片晶圓廠,該研究工作得到了DARPA其中一個專案的支援。雖然沒人知道完全由碳奈米管製造的晶片什麼時候會上市,但Shulaker認為這個時間可能不到5年。「我們認為這不再是有或無的問題,而是何時的問題,」他說。

(參考原文: MIT Builds Carbon Nanotube FET Based RISC-V Microprocessor,by Nitin Dahad)

本文同步刊登於EE Times Taiwan11月號雜誌