如何使用Die to Die PHY IP 助力SiP封裝中 “已知合格芯片(KGD)” 的品質

Synopsys

研討會介紹

歸功於可擴展性、靈活性和總系統成本等優勢,用於將複雜SoC分為多個裸晶的案例持續在增長中。且由於將多個裸晶集成到單個封裝中的關係,
因此在封裝完成後僅檢測不合格裸晶的成本將會變得高昂。對於SiP,能識別和(在封裝中)只封裝良好裸晶(KGD)是極為重要的。

而為實現此目標,高效能運算(HPC)SoC 設計人員必須利用基於 SerDes 的USR/XSR 或基於並行HBI的裸晶到裸晶(D2D)PHY IP方案,
該方案提供了擴展裸晶和鏈路層測試覆蓋範圍的可測試性功能。

與會者將了解:

  • 裸晶到裸晶(D2D) PHY IP 的可測試性功能如何使測試覆蓋範圍用於識別 KGD
  • 通過裸晶到裸晶(D2D) PHY IP 擴展所有裸晶的測試範圍

 

演講專家

左慶華

新思科技 IP資深應用工程師

左慶華是新思科技介面 IP 資深應用工程師,他在半導體行業有12年的從業經驗。
在新思科技之前,他在揚智電子科技,Quantenna Communications 從事多年設計、驗證和架構相關工作。
目前負責客戶的介面 IP 售前諮詢,設計集成等工作。

 

幸運禮物

凡參與研討會並完整填寫調查問卷的用戶均有機會獲得由 Synopsys 公司提供的 Elevation Lab GoStand 可調整式立架
(獎品以實物為准,最終解釋權歸Synopsys公司所有。為確保您能收到獲獎資訊,請您及時更新個人資訊!

得獎者:胡*文  zhen***@***gine.com

公司介紹

新思科技(Synopsys, Inc., 納斯達克股票代碼:SNPS)是眾多創新型公司的Silicon to Software™(“晶片到軟體”)合作夥伴,這些公司致力於開發我們日常所依賴的電子產品和軟體應用。作為一家被納入標普500 ( S&P 500 )的公司,新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者,並提供業界最廣泛的應用程序安全測試工具和服務組合。無論您是創建高級半導體的片上系統 (SoC) 的設計人員,還是編寫需要最高安全性和品質的應用程式的軟體發展人員,新思科技都能夠提供您所需要的解決方案。

如需瞭解更多詳情,請訪問:http://www.synopsys.com

加入LINE@,最新消息一手掌握!

發表評論